6
В.Ф. Жирков, А.П. Калинин
Прием дроби от внешнего источника разрешается одним уровнем
сигнала
M
(например, при
M
= 0), а с выходов ЭП в режиме преоб-
разования – другим уровнем
М
(при
M
= 1). Собственно загрузка де-
сятичного регистра выполняется серией сигналов, сформированных
устройством управления при поступлении сигнала преобразования
С
.
Тактовые входы десятичного регистра и регистра сдвига SRG должны
быть динамическими. Число импульсов в серии определяется разряд-
ностью двоично-десятичной дроби и для 4-разрядной двоично-деся-
тичной дроби равно 16.
Погрешность преобразования 4-разрядной двоично-десятич-
ной дроби не превышает половины единицы младшего разряда,
т. е. 0,00005, при разрядности двоичной дроби, равной 16, так как
2
–16
= 0,000016. Тогда сумма весов 17-го и последующих разрядов не
превысит 0,000016.
Сигналы цифр двоичной дроби образуются в каждом такте сдви-
га на выходе
y
4
(выход с весом 5) ЭП старшего разряда десятичного
регистра и подаются на вход
D
L
последовательного ввода двоичного
регистра сдвига SRG. В результате двоичный код дроби фиксируется
в двоичном регистре.
Положительными качествами ППТ являются простота и однород-
ность построения схемы, простота наращивания разрядности. До-
статочно высокого быстродействия и малой мощности потребления
можно достичь при реализации ПКП на программируемых логических
интегральных схемах (ПЛИС), например, фирмы Xilinx. ПЛИС архи-
тектуры FPGA (Field Programmable Gate Array – программируемый
пользователем массив вентилей) содержит следующие основные бло-
ки и соединения:
CLB (Configurable Logic Blocks) – конфигурируемые логические
блоки (КЛБ);
IOB (Input/Output Blocks) – блоки ввода-вывода информации;
IC (Interconnection) – межсоединения.
КЛБ предназначены для реализации логических функций и содер-
жат комбинационную логику, триггеры и мультиплексоры (внутрен-
ние коммутаторы).
Основным элементом КЛБ является логическая ячейка, состоящая из
табличного преобразователя LUT (Look-Up Tables), схемы ускоренного
переноса и триггера. LUT может генерировать произвольные функции
алгебры логики нескольких переменных (число переменных функ-
ции определяется количеством входов LUT). Объединение нескольких
LUT в соответствии с теоремой разложения Шеннона позволяет гене-
рировать функции алгебры логики (ФАЛ) большего числа переменных.
