В.Ф. Жирков, И.Д. Маслов
6
заменяет два ЭП-4, реже — три. Это объясняется тем, что вход
Х
4
ЭП-
4 первого каскада внутри ИС подключен к уровню логического нуля,
чтобы сумма весов входного кода не превышала сумму весов выход-
ного кода. Такое объединение трех ЭП-4 представляет собой ЭП с пя-
тью входами и шестью выходами [3–5]. ЭП-4 можно построить в виде
двухуровневой схемы И-ИЛИ или реализовать на 4-разрядном полном
сумматоре. Однако все эти варианты ЭП-4 основаны на применении
ИС малой и средней степени интеграции и неперспективны из-за низ-
ких показателей быстродействия, потребляемой мощности, конструк-
тивно-технологического исполнения и габаритно-массовых парамет-
ров. Например, только одна ИС SN74185А имеет задержку распро-
странения ~ 35 ÷ 40 нс и потребляемую мощность ~ 200 мВт.
Рис. 2.
Схема преобразователя 8-разрядного ДК целого числа в ДДК
2
10
