ISSN 0236-3933. Вестник МГТУ им. Н.Э. Баумана. Сер. “Приборостроение”. 2012
86
Для нахождения вероятности того, что точно
i
запросов памяти
удовлетворены в цикле, необходимо рассмотреть все возможные рас-
пределения
i
запросов между двумя группами памяти. Следователь-
но,
( )
p i
можно представить в виде
( )
(
)
(
)
(
)
min
,
2
2
1
1
0
1
1
,
N M i
N M j
M i j
j
j
i j i j
N M
M
j
p i
C X X
C X
X
−
− −
− +
− −
−
=
=
−
⋅
−
∑
(8)
где
j
−
число запросов на память, удовлетворенных из второй груп-
пы модулей памяти;
(
)
i j
−
−
число запросов на память, удовлетво-
ренных из первой группы.
При
M N
=
выражение (8) сворачивается до выражения (2). При
1
m N
=
1
2
X X X
= =
и выражение (8) преобразуется к виду
( )
(
)
(
)
(
)
min
,
0
1
1
.
N M i
N i
N i
j
i j i
i
i
N M M
N
j
p i
C C X X C X X
−
−
−
−
−
=
=
−
=
−
∑
Тогда
ПC
можно описать следующей формулой:
( )
( )
(
)
(
) ( )
1
2
1
1
1
ПC
.
B
N
N
MNB
i
i B
i B
ip i
Bp i MX N M X
i B p i
=
= +
= +
=
+
= + −
− −
∑ ∑
∑
(9)
Первые два члена в уравнении (9) представляют
ПC
для
M N
×
шинно-перекрестной архитектуры
КС
при
N M
≥
.
Моделирование надежности множественно-шинной архитек-
туры.
Разделим множественно-шинную архитектуру (см. рис. 1) на
три независимых друг от друга субмодуля: процессоры, шины и мо-
дули памяти. Надежность
КС
можно определить, проанализировав
надежности этих субмодулей. Предполагается, что все элементы
субмодуля идентичны и имеют одинаковую интенсивность отказов.
Для простоты отказы принимаются распределенными по экспонен-
циальному закону. Таким образом, определяем
p
λ
,
m
λ
,
и
b
λ
как ин-
тенсивность отказов процессора, памяти и шины, соответственно.
Тогда
( )
p
t
p
R t
e
λ
−
=
,
( )
m
t
m
R t
e
λ
−
=
и
( )
b
t
b
R t
e
λ
−
=
определяют соот-
ветствующие значения надежности.
Если задача требует не менее
I
процессоров,
J
модулей памяти
и шин связи, то надежность множественно-шинной архитектуры
КС