ISSN 0236-3933. Вестник МГТУ им. Н.Э. Баумана. Сер. “Приборостроение”. 2012
84
Множественно-шинная архитектура КС может находиться в од-
ном из
N
состояний, определяемых числом
i
модулей памяти, кото-
рые потребуются для запроса от модулей процессоров. Вероятность
нахождения КС в
i
-
м состоянии
( )
(
)
p i
равна произведению: вероят-
ности того, что точно к
i
модулям памяти потребуются обращение в
цикле КС, которая равна
i
X
;
вероятности того, что к остальным
(
)
N i
−
модулям памяти не будет запросов от процессоров в цикле
КС, которая равна
(
)
1
N i
X
−
−
и числа возможных комбинаций из
N
модулей памяти по
i
,
равной
i
N
C
.
Окончательно получим [5]:
( )
(
)
1
.
N i
i
i
N
p i C X X
−
=
−
(2)
В компьютерной системе с множественно-шинной архитектурой,
имеющей
B
шин, можно осуществить одновременно в цикле не бо-
лее
B
подключений процессор-память. Таким образом,
ПC
КС
мо-
жет быть описана следующей формулой:
( )
( )
( )
(
) ( )
1
1
1
1
ПС
.
B
N
N
N
MNB
i
i B
i
i B
ip i
Bp i
ip i
i B p i
=
= +
=
= +
=
+
=
−
−
∑ ∑ ∑ ∑
(3)
При
( )
1
N
i
ip i
NX
=
=
∑
имеем
(
) ( )
1
ПС
,
N
MNB
i B
NX
i B p i
= +
= −
−
∑
(4)
где
NX
−
ПС
КС
,
состоящей из
N N
×
для шинно-перекрестной
архитектуры
КС
,
учитывающей вероятности
p
и
m
.
Второй член в
формуле (4) учитывает влияние процесса деградации КС, возникаю-
щего из-за несоответствия запросов на память количеству шин КС;
2)
множественно-шинная архитектура с
M N
≥
.
Эта архитек-
тура моделируется как
N
пар процессоров-память, связанных с
вероятностью запроса
m
и оставшимися
(
)
M N
−
процессоров,
имеющих равновероятные
(
)
1
N
возможности адресации к любому
из модулей памяти. При этом вероятность, что ни один из процес-
соров из первой группы не обращается к модулю памяти
i
M
равна