ISSN 0236-3933. Вестник МГТУ им. Н.Э. Баумана. Сер. “Приборостроение”. 2012
82
связи
( )
B
исправна. Анализ многопроцессорных
КС
в [1, 2, 6] осно-
ван на классической теории надежности и не учитывает особенно-
стей работы многопроцессорных многошинных
КС
,
в которых про-
цессоры связаны с
MП
через шины
B
и отказ шин ухудшает работу
всей компьютерной системы.
Рис. 3. Частично-шинная архитектура
КС
(
)
M N B
× ×
(
модули памяти
разделены на
g
групп)
В данной статье приводятся более практичные модели для иссле-
дования
ПС
и надежности
КС
с множественно-шинной, шинно-
перекрестной и частично-шинной архитектур.
Анализ характеристик надежности магистрально-модуль-
ных КС.
Множественно-шинная архитектуры
КС
исследуется в ра-
ботах [1, 6]. Эти исследования основаны на том, что процессор об-
ращается к любому из общих блоков памяти с одинаковой вероят-
ностью. Однако на практике процессор обращается к кэш-памяти с
большей вероятностью, чем к общей памяти (кроме тех случаев, ко-
гда необходима межпроцессорная связь). Введем параметр
m
,
ко-
торый определим как вероятность того, что процессор
i
P
посылает
запрос в требуемый модуль памяти
i
M
.
Предположим, что нам из-
вестно априорное значение параметра
m
.
В общем случае параметр
m
включает и одинаково вероятные
(
)
1
m N
=
и отмеченные
(
)
1
m N
>
модули памяти (т.е. когда процессор
i
P
обращается более
часто к модулям памяти
)
i
M
.
Группа 1
М
1
М
N
/
g
•
•
•
М
N
P
1
1
•
•
B
/
g
•
•
•
P
M
•••
B
-
B
/
g
+1
•
•
B
Группа
g
•••
М
N
-
N
/
g
+1