Тестирование ПЛИС с помощью конвейеризированных генераторов контрольных кодов
15
Таблица 2
Промежуточные значения контрольных битов
на выходе каждой из ступеней конвейера
Номер ступени
Биты до сбоя
Биты после сбоя
Биты после
окончания сбоя
вход-
ные
кон-
трольные
вход-
ные
кон-
трольные
вход-
ные
кон-
трольные
1
2
3
4
5
6
7
1
10
= (00001)
2
—
00000
—
00000
—
00000
2
10
= (00010)
2
—
00000
—
00000
—
00000
3
10
= (00011)
2
1
10011
1
10011
1
10011
4
10
= (00100)
2
—
10011
—
10011
—
10011
5
10
= (00101)
2
0
10011
0
10011
0
10011
6
10
= (00110)
2
0
10011
1
00101
0
10011
7
10
= (00111)
2
1
00100
1
10010
1
00100
8
10
= (01000)
2
—
00100
—
10010
—
00100
9
10
= (01001)
2
1
11101
1
01011
1
11101
10
10
= (01010)
2
1
00111
1
10001
1
00111
11
10
= (01011)
2
0
00111
0
10001
0
00111
12
10
= (01100)
2
1
11011
1
01101
1
11011
Примечание: бит двойного контроля, входящий в состав контрольных битов,
считается для всех битов фактического входного потока без учета самих контроль-
ных битов. Вычисление бита ДК с учетом контрольных битов на каждой стадии не
имеет смысла, так как на всех стадиях, кроме последней, значения контрольных
битов являются промежуточными. Перед началом декодирования кода Хэмминга
для получения значения бита ДК, полностью соответствующего алгоритму, необ-
ходимо сложить по модулю 2 итоговые значения контрольных кодов и полученное
значение бита ДК. Таким образом, результирующее значение битов ДК для значе-
ний, приведенных в табл. 2:
• до сбоя — «0»;
• после сбоя — «1»;
• после окончания сбоя — «0».
Реализация тестовой системы на основе кода Хэмминга.
Тесто-
вая система состоит из модуля, представляющего собой отдельную
ступень тестового конвейера, самого тестового конвейера (заданное
количество соединенных между собой модулей), и может быть до-
полнена узлами для проверки внутренних подсистем ПЛИС, для до-
полнительной обработки значений со входов и т. п.
Исходные коды тестовой системы были написаны на языке опи-
сания и верификации аппаратного обеспечения SystemVerilog 2005
(IEEE 1800-2005).
